EN
HME-P2系列FPGA利用(yòng)22nm工(gōng)艺平台的特点，追求芯片极致的PPA（性能(néng)-功耗-成本）配比，不仅实现了灵活的配置方式，还拥有(yǒu)50K LUT4的逻辑资源、196个EMB9K的存储单元、96个DSP18×18的运算单元、32个全局时钟、1个OSC、2个PLL、以及丰富的I/O资源。
HME-P2為(wèi)用(yòng)户提供了低成本高性能(néng)低功耗的中(zhōng)端FPGA逻辑资源的最具(jù)性价比解决方案，它可(kě)以广泛应用(yòng)于工(gōng)业控制中(zhōng)的伺服電(diàn)机驱动、工(gōng)业显示驱动、工(gōng)业以太网交换处理(lǐ)、以及其他(tā)接口转换与桥接等多(duō)种场景。
使用(yòng)HME-P2系列产(chǎn)品内核架构的设计创新(xīn)理(lǐ)念，可(kě)以使用(yòng)户专注在顶层系统功能(néng)与算法的开发，进而提升工(gōng)作(zuò)效率。
HME-P2系列FPGA特性
基于SRAM的FPGA架构
- 32K的6输入查找表等价于50K 逻辑单元
- 多(duō)达65,280的DFF寄存器
嵌入式存储模块
- 196个9Kb 共1,764Kb可(kě)编程双端口DPRAM
嵌入式DSP模块
- 96个18x18 DSP（MAC）模块
或 384个10x10 DSP（MAC）模块
时钟网络
- 32个de-skew全局时钟
- 1个OSC，频率精(jīng)度±5%
- 2个PLL
- 系统内动态时钟管理(lǐ)
I/O
- 3.3/2.5/1.8/1.5/1.2V LVTTL/LVCMOS常规I/O
- 可(kě)编程源同步I/O
- MIPI D-PHY、LVDS Rx、LVDS Tx、BLVDS
- LVDS I/O速率高达1200Mb/s
存储
嵌入式SRAM存储
- 2个4Kx32位SRAM，总计32KB
封装(zhuāng)
FBGA256
VBGA324
MCU
ARM Cortex-M3 MCU
- 32位高性能(néng)处理(lǐ)器，频率高达300MHz
- 出色的快速中(zhōng)断处理(lǐ)性能(néng)
- 强化断点和跟踪调试系统
- 高效处理(lǐ)器核心、系统和存储
- 集成睡眠模式
外设
- 2个计时器
- 1个看门狗计时器
- 3个I2C接口
- 3个SPI接口
- 1个QSPI接口
- 3个UART接口
- 2个32位GPIO
- 1个DMA
|
器件型号 |
P2P50-M0X1 |
P2P50-M4H1 |
P2P50-M0H1 | |||||
|
可(kě)编程逻辑块（PLB） |
逻辑单元（K） | 52 | 52 | 52 | ||||
| 查找表（LUT6） | 32,640 | 32,640 | 32,640 | |||||
| 寄存器（Register） | 65,280 | 65,280 | 65,280 | |||||
|
嵌入式存储模块 （EMB） |
9Kb | 192 | 192 | 192 | ||||
| 最大存储（Kb）(1) | 1,764 | 1764 | 1764 | |||||
|
DSP |
18b*18b(2) | 96 |
96 |
96 | ||||
|
PLL |
2 |
2 |
2 | |||||
| OSC | RC | 1 | 1 | 1 | ||||
|
MCU |
Cortex-M3 | 1 |
1 |
1 | ||||
|
UART |
3 |
3 |
3 | |||||
| I2C | 3 | 3 | 3 | |||||
| SPI | 3 |
3 |
3 | |||||
|
GPIO |
2 |
2 |
2 | |||||
|
Timer |
2 |
2 |
2 | |||||
| 看门狗 | 1 |
1 |
1 | |||||
| DMA | 1 | 1 | 1 | |||||
| SRAM | 4K*32b | 2 |
2 |
2 | ||||
| Total (KB) | 32 | 32 | 32 | |||||
| pSRAM | 128b | 1 | 1 | 1 | ||||
|
封装(zhuāng)（单位: mm） |
最大用(yòng)户 I/O （LVDS 对） |
|||||||
| SFBGA256 (11.00x11.00, 0.65 pitch) | - | - | 189（72）（3） | |||||
| VFBGA256 (15.00x15.00, 0.8 pitch) | 213 (24) | 207 (24) | - | |||||
注意：
1. 无硬 FIFO
2. 2个18*18 可(kě)以实现 35*35，1个18*18 可(kě)以实现4个 10*10
3. 72 对為(wèi)模拟输出 LVDS
| 标题 | 版本 | 发布日期 | 文(wén)件格式 |
| HME-P2 系列 FPGA 数据手册 | V_2.0 | 2024-10-30 | |
| HME-P2_pinlist | V_3.1 | 2024-11-22 | Excel |
| HME-P2 系列 FPGA 简页(yè) | V_2.0 | 2024-10-24 | |
| HME-P2_Family_FPGA_Datasheet | V_2.0 | 2024-10-28 | |
| HME-P2系列IO用(yòng)户手册 | V_1.0 | 2024-10-17 | |
| HME-P2 系列 SoC 系统用(yòng)户手册 | V_1.1 | 2024-08-09 | |
| HME-P2 Family_Clock Resource_User Guide | V_1.0 | 2024-10-28 | |
| HME-P2 Family_PLL_User Guide | V_1.0 | 2024-10-28 | |
| HME-P2_Family_FPGA_Flyer | V_2.0 | 2024-10-24 | |
| HME-P2系列DSP应用(yòng)指南 | V_1.0 | 2024-10-28 | |
| HME-P2系列EMB用(yòng)户手册 | V_1.0 | 2024-10-24 | |
| HME-P2系列配置用(yòng)户手册 | V_1.0 | 2024-10-24 |
HME - P2（12）