AES 算法 IP 核支持输入数据宽度為(wèi)8位/16位/32位宽度（并入到 IP 核的128位数据位宽），通过128位、192位、256位密钥長(cháng)度的 AES 生成一个对应長(cháng)度為(wèi)128位的密文(wén)或明文(wén)。该协议支持加密和解密功能(néng)，并能(néng)够提供与京微齐力 FPGA 芯片中(zhōng)处理(lǐ)器或用(yòng)户逻辑连接的接口。

特性

• 為(wèi)加密或解密提供了可(kě)配置的 AES 核

• AES 密钥

• 支持128位、192位、256位密钥長(cháng)度

• 支持动态可(kě)配置密钥

• 简单的外部接口

• 支持 M5&M7 产(chǎn)品8位、16位和32位接口

• 支持 HR3 32位接口

• 支持 ECB 模式和 CBC 模式

• 支持 M5&M7 产(chǎn)品的 ECB 和 CBC 模式

• 支持 HR3 产(chǎn)品的 ECB 模式